Auf dem derzeitigen Intel Developer Forum in San Francisco zeigte Intels CEO Paul Otellini den ersten 300 mm Wafer welcher im 32-nm-Fertigungsverfahren hergestellt wurde. Jeder einzelne Testchip vereint mehr als 1,9 Milliarden Transistoren auf einem Stück Silizium. Intel fertigte mehrere verschiedene Testschaltungen in der 32 nm Strukturbreite. Darunter auch SRAM-Speicher, I/O-Schaltkreise und Register Files.

Ab 2009 will Intel mit der Fertigung auf Basis des 32nm Prozesses beginnen. Dann soll Intels "Westmere" (ehemals "Nehalem-C") in diesem Verfahren hergestellt werden. Erstmals soll auch die so genannte nasse Lithographie eingesetzt werden, bei welcher sich anstatt hochreiner Luft Wasser zwischen Linse und Wafer befindet. So soll das Verhalten der Lichtbrechung zum Positiven verändert werden. Andere Hersteller wie AMD, IBM und UMC wollen die Immersion Lithographie schon beim 45nm Herstellungsprozess einsetzen.
[bb]